ISPE(Incremental Step Pulse Erasure) 설명

ISPE란 무엇인가?

 

  ISPP와 동일한 방법으로 지우기 시에 단계별로 ramp pulse step을 특정 전압만큼 상승시켜가며 진행하는 Erasure 방법을 의미하며, 문턱 전압 분포 폭을 획기적으로 축소시키는 유용한 방법이다. 일반적으로, 프로그램인 경우는 전체 셀이 "0"이 되는 pattern은 존재하지 않기 때문에 셀 전제를 100% 프로그램시키지는 않는다. 그렇지만, 지우기인 경우는 data pattern 형성과 관계없기 때문에 block 내의 전체 셀을 한꺼번에 100% 지우기를 한다. 그런데 지우기를 할 전체 셀에 높은 지우기 전압을 가하여 1 pulse로 동시에 지워버리면, 지우기 분포 target 폭의 범위 이내로 들어오지 않는 셀들이 발생하고, 프로그램 분포 width가 넓어지는 원인과 마찬가지로, 지우기 분포의 문턱 전압이 넓게 퍼지게 된다. 문턱 전압 분포가 넓게 퍼진다는 것은 높은 문턱 전압값도 있지만, 매우 낮은 문턱 전압값을 갖는 셀이 있다는 것이다. 그런데 문턱 전압이 너무 낮으면, 지우기 상태에서 프로그램 동작 시, 그만큼 더 높은 프로그램 전압을 인가해야 하고, 높은 전압 차이에 따라 인접 셀에 끼치는 damage가 비례하여 커지므로, 지워진 셀도 프로그램된 셀과 같이 분포 폭을 최적화해야 한다. 문턱 전압 분포 width를 줄이려면 1 pulse 지우기 방식이 아니고, step 폭이 작지만 여러 step으로 나눈 지우기 방식을 사용하여야 한다. 그렇게 해서 나온 방식이 ISPE(Incremental Step Pulse Erasure)로서, 이는 분포 폭이 어느 일정 관리 범위 내에 들어올 수 있도록 하는 방식이다.

 

 

ISPE를 나타내는 그림

 

 

Erase 시의 문턱 전압 분포 폭

 

  Erasure 분포 형성 과정은 프로그램 분포 형성 과정과 유사하다. 1-pulse erasure 분포도 1-pulse 프로그램 분포와 동일한 이유로 인하여 1-pulse erasure 분포 폭이 단계별 지우기 방식인 ISPE(Incremental Step Pulse Erasure) 분포 폭보다 넓다. 1-pulse erasure 분포는 1-pulse 전압으로 만들어진 문턱 전압 분포를 의미하는데, 1-pulse erasure 분포는 지우기 시에 충분히 높은 고전압 bias를 기판에 한 번 인가하여 지운 후, block 내의 각 셀의 문턱 전압값을 측정한 지우기 분포다.

  단계별로 지우는 방식인 ISPE를 사용하면, 1-pulse 지우기를 적용했던 각 셀의 문턱 전압 분포 폭보다 ISPE pulse 지우기 시의 문턱 전압 분포 폭이, 제품마다 다르지만, 최대 절반 이상 줄어든다. 또한, 프로그램 시와 동일하게 지우기 시 기판에 가하는 전압을 줄일 경우, 지우기 분포 폭이 현저히 좁아지는 효과가 있어서 지우기 시의 기판 전압을 되도록 낮추는 것이 중요하다. 이때, ISP도 적용하면서 지우기 전압을 낮출 수 있으면 이중으로 효과가 있다. 그러나 너무 낮추면 slow erasure 셀은 지워지지 않을 수 있고, 지우기 시간이 증가하는 문제가 발생하기도 한다. 프로그램 분포는 여러 개이지만, 지우기 분포는 모든 제품 type들이 1개만 사용하기 때문에 지우기 분포 폭을 줄여야 하는 issue는 프로그램 셀의 분포 폭을 줄여야 하는 issue보다는 심각하지 않다. 따라서 지우기 분포를 줄이기 위한 여러 activity를 투입했을 때, 들어간 burden과 그에 따른 결과로 얻은 지우기의 축소된 분포 폭으로부터 얻은 이득을 비교하여, burden보다 이득이 훨씬 높을 때, 지우기 관련 activity를 시행하여야 한다.

 

 

 

ISPE 방법

 

  분포 폭과 분포 margin, 2가지 index 모두를 만족하게 하기 위하여 지우기를 step by step으로 진행하는 step 지우기 방법인 ISPE는 지우기 시의 전압을 세분화하여, step 별로 특정 전압만큼 상승시켜가면서 지워준다. Biasing 전압은 Control Gate에는 0V를 인가하며 기판에는 지우기 시의 셀이 받는 stress를 적게 하기 위하여 높은 pulse로 가하지 않고 처음에는 최대한 낮은 전압부터 starting 하여 단계별로 지우기 전압을 특정 전압만큼 상승시키면서 Floating Gate 내의 전자를 기판 방향으로 빼낸다. Starting bias 전압으로는 지우기가 가장 잘 되는 셀로 기준을 맞춘다. Floating Gate에 프로그램되었던 전자들은 지우기 전압을 상승시킴에 따라 Floating Gate에서 점점 빠져나가면서 지워진다.

  그러나 ISPE를 사용하면 시간이 길어진다는 단점이 있다. Operation 시간을 비교해 보면, 보통 지우기 시간이, 한 셀을 비교했을 때, 프로그램 동작 시간보다 30배 느려지지만, block 단위의 performance 입장에서는 1개 block을 프로그램하는데 소요되는 시간보다는 한 block을 지우는데 시간이 적게 걸린다. 그러나 ISPE 시간이 1-pulse 지우기 시간과 비교하여 너무 많이 걸리면, 전체 지우기 시간이 문제가 되므로 operation time 축소 측면에서 지우기 스텝을 줄이고, 적정한 총 지우기 시간을 산출하여 지우기 step을 결정해야 한다.