Erase Operation과 Electron 방출 및 방전

지우기 동작에 대한 설명

 

  지우기 operation은 block 단위로 수행하지만, Floating Gate로부터의 전자 방출은 셀 레벨로 표현하는 것이 좋겠다. 지우기 상태란, 물리적으로는 전자가 충전되지 않은 평형상태 혹은 전자가 소거된 Floating Gate의 상태이고, 지우기 operation은 정공을 충전시키거나 전자를 방전시켜서 Floating Gate가 Plus Potential 화 되어가는 동작이다. Floating Gate에 정공이 충전되면 기판에 전자 Channel이 활성화되고, 이를 bridge 삼아 소스에서 드레인으로 전자가 원활히 흐르므로 지워진 셀은 On 셀로 표현한다. 즉, 지워진 상태는 셀에 프로그램을 진행하기 전의 프로그램을 하기 위한 준비된 상태이고, 지우기 분포는 프로그램 분포 전체의 시작점이면서 기준이 되므로, 분포 개별 입장에서는 여러 분포 중에서 가장 기본이 되는 분포이다.

  또한, 지우기 분포는 프로그램 분포와 지우기 분포를 조합하여 제품용량을 확장하는 기능으로 활용되는 의미도 담고 있다. 지워진 셀은 외부에서 입력된 pattern을 프로그램 셀과 함께 이진수의 조합으로 표현해낸다. 즉, 지우기는 정공을 Floating Gate 속에 충전시켜서 target 기간 동안 방전이 되지 않도록 Floating Gate 내에 저장해 둠으로써 프로그램 분포와 함께 data를 보존하는 기능을 갖고 있다. 혹은 동일한 의미이지만, 지우기 분포는 전자를 Floating Gate에서 방전시킨 후, 일정기간 동안 Floating Gate를 방전된 상태로 유지시킨다.

 

 

<지우기>

 

전자 방전과 Channel 형성을 위한 Input 전압 조건

  낸드플래시 메모리는 프로그램 operation이 진행되기 전에 항상 지우기가 선행되어야 한다. 그렇지 않고, 기존의 pattern 위에 새로운 pattern을 겹치면 모든 셀에 failure가 발생되어 칩을 사용하지 못하게 된다. 지우기 동작을 수행할 경우엔, 프로그램 시 셀 레벨에서 진행했었던 row address 혹은 column address 입력이나 data register로의 data input은 필요 없고, 간단하게 row-decoder을 통한 block address만 입력하면 된다. 기판에만 높은 전압을 인가하여 Floating Gate에 있는 전자를 빼내거나 Floating Gate에 정공을 주입하는 메커니즘이다. 프로그램 pattern을 입력하면, 칩에 data가 저장되고, 이는 셀이 On과 Off로 구분되어지는 데 반하여, 지우기 operation에서는 block 내의 모든 data가 한꺼번에 지워지고, 지워진 후에 target block 내의 모든 셀은 일률적으로 On 셀인 "1"로 읽혀지게 된다.

  프로그램과 지우기는 전자의 물리적 현상이 Floating Gate를 기준으로 서로 반대방향으로 움직이지만, 2개 모두, 본질적으로는 동일한 현상이다. 그러나 프로그램 동작 시의 매개체인 전자 대신에, 지우기 동작 시에는 매개체인 정공이 충전되어야 하기 때문에, 지우기 operation을 위한 주변의 biasing 조건들은 프로그램 시의 조건들에 비하여 반대 방향이 된다. 지우기 operation의 biasing 조건은 크게 지우기 operation을 수행할 때와 지우기 operation 완료 후의 target 셀에 드레인 전류를 흐르게 할 때인, 지우기 reading 혹은 지우기 Verification 동작을 수행할 때로 나눌 수 있다.

  Control Gate와 기판의 관계에서 보자면, 지우기 operation에서 Control Gate는 지워진 셀을 읽을 시 혹은 Verification 시 혹은 read 시에 활용되고, 기판은 Floating Gate에 전자를 방전시킬 때 사용된다. 지우기 시의 Floating Gate는 정공을 Floating Gate에 충전시키고, Floating Gate 주변의 oxide는 정공을 Floating Gate 내에 일정 기간 저장시킨다. 낸드의 Floating Gate 내의 정공들은 양전하를 띄므로 정공 충전이 많아질수록 기판의 전자 channel의 형성이 쉽다. Floating Gate 내의 정공의 양과 기판의 channel 형성상의 비례관계는, 지우기 operation에서 낸드플래시의 조절기능으로서의 핵심 역할을 한다.

  소스와 드레인을 Floating 시켜놓고, 기판에는 20V를, Control Gate에는 0V를 인가하면, Floating Gate의 위와 아래의 전압 차이가 20V 이상 나게 되며, 이로 인하여 Floating Gate 내의 전자들은 기판의 +20V를 향하여 Floating Gate에서 빠져나오는데, 전자들이 방출하면서 빠져나온 양의 전하만큼 Floating Gate에는 정공이 남게 된다.전자들이 지우기 동작 시에 Floating Gate를 탈출하는 메커니즘은, 프로그램할 때의 전자들이 Floating Gate로 들어가는 메커니즘인 FN 터널링 방식과 동일하지만, 방향은 반대이다. 낸드플래시는 지우기 동작 시에 모두 FN 터널링 방식을 사용할 수밖에 없다.