전체 글24 ISPE(Incremental Step Pulse Erasure) 설명 ISPE란 무엇인가? ISPP와 동일한 방법으로 지우기 시에 단계별로 ramp pulse step을 특정 전압만큼 상승시켜가며 진행하는 Erasure 방법을 의미하며, 문턱 전압 분포 폭을 획기적으로 축소시키는 유용한 방법이다. 일반적으로, 프로그램인 경우는 전체 셀이 "0"이 되는 pattern은 존재하지 않기 때문에 셀 전제를 100% 프로그램시키지는 않는다. 그렇지만, 지우기인 경우는 data pattern 형성과 관계없기 때문에 block 내의 전체 셀을 한꺼번에 100% 지우기를 한다. 그런데 지우기를 할 전체 셀에 높은 지우기 전압을 가하여 1 pulse로 동시에 지워버리면, 지우기 분포 target 폭의 범위 이내로 들어오지 않는 셀들이 발생하고, 프로그램 분포 width가 넓어지는 원인과 .. 2022. 10. 4. Erase Condition과 Erase Time Erase Condition Floating Gate가 프로그램 상태이건, No Charge 상태이건, 전자를 방전시키기 위해서는, Floating Gate의 사방이 절연물질로 둘러싸여 있어서, Floating Gate에 강한 전압 차이를 만들어 주어야 한다. 지우기 전압으로는 프로그램 operation에서 사용하였던 약 20V 정도의 고전압을 그대로 사용해야 한다. Biasing 조건으로는 셀들을 지우기 위하여 target string들이 포함되어 있는 Well에 20V를 인가하면, bit line에는 문턱 전압만큼 차감된 전압이 인가된다. Target block의 해당 word line의 모든 트랜지스터의 gate에 0V를 가하면, Floating Gate 내의 전자는 20V의 전압차로 인하여 기판의.. 2022. 10. 3. Erase Operation과 Electron 방출 및 방전 지우기 동작에 대한 설명 지우기 operation은 block 단위로 수행하지만, Floating Gate로부터의 전자 방출은 셀 레벨로 표현하는 것이 좋겠다. 지우기 상태란, 물리적으로는 전자가 충전되지 않은 평형상태 혹은 전자가 소거된 Floating Gate의 상태이고, 지우기 operation은 정공을 충전시키거나 전자를 방전시켜서 Floating Gate가 Plus Potential 화 되어가는 동작이다. Floating Gate에 정공이 충전되면 기판에 전자 Channel이 활성화되고, 이를 bridge 삼아 소스에서 드레인으로 전자가 원활히 흐르므로 지워진 셀은 On 셀로 표현한다. 즉, 지워진 상태는 셀에 프로그램을 진행하기 전의 프로그램을 하기 위한 준비된 상태이고, 지우기 분포는 프로그.. 2022. 10. 3. Program Verification에 대한 설명 Program Verification 이란 프로그램 operation을 실행한 후에는 Verification 전압을 Control Gate에 가하면서 Verification을 하여, Program 분포가 얼마나 narrow 하게 잘 형성되었는지, 또 target program 전압의 레벨 이상으로 program이 안착하였는지 확인할 필요가 발생하고, 이런 확인하는 동작을 Program verification이라고 한다. 모든 Floating Gate가 지워진 상태일 때는 일정 레벨을 기준으로 프로그램 Verification을 실시하면, 모든 셀이 On 상태로 나타난다. 지워진 상태부터 출발하여 프로그램이 점차 진행되면서 Verification 결과에 따라, 추가적인 프로그램을 진행하여 셀들이 일정 레벨 .. 2022. 10. 3. ISPP(Incremental Step Pulse Program) 란? Incremental Step Pulse Program의 설명 문턱 전압 분포 width를 줄이려면, One Pulse 프로그램 방식이 아니고, step 폭이 작지만, 여러 step으로 나눈 프로그램 방식을 사용하는데, 이를 ISPP(Incremental Step Pulse Program)라 한다. ISPP는 프로그램 시의 전압을 세분화하여 단계별로 전압을 조금씩 올리는 방식이다. 한 wafer 상의 민감도가 제각기 상이한 셀들은 page 단위로 프로그램하기 위하여는 프로그램 시에 프로그램할 target 셀의 word line에 가하는 약 16V~20V 사이의 전압을 일시에 높은 전압으로 가하지 않고, starting bias 전압으로는 프로그램이 가장 잘 되는 셀에 기준을 맞추어, 되도록 낮은 bias.. 2022. 10. 3. Cell과 Bit Line의 Inhibit 동작에 대한 이해 Inhibit 동작에 대한 설명 Inhibit이란 activity가 발생되지 않도록 막는 것을 말하며, 낸드는 inhibit operation을 자주 사용한다. inhibit은 Cell inhibit, Bit line inhibit, block inhibit이 있다. 프로그램 시에는 Cell inhibit과 Bit Line inhibit을 사용하고, 지우는 동작에서는 block을 inhibit 시켜서 target block 이외 block의 지우기를 막는다. 칩의 write protection도 chip의 프로그램 동작이 불가능하도록 하는 chip inhibit의 일종인 것이다. Cell Inhibit과 Bit Line Inhibit에 대한 설명 Cell Inhibit의 목적은 프로그램이 완료된 셀의 F.. 2022. 10. 3. 이전 1 2 3 4 다음
