조건1 Erase Condition과 Erase Time Erase Condition Floating Gate가 프로그램 상태이건, No Charge 상태이건, 전자를 방전시키기 위해서는, Floating Gate의 사방이 절연물질로 둘러싸여 있어서, Floating Gate에 강한 전압 차이를 만들어 주어야 한다. 지우기 전압으로는 프로그램 operation에서 사용하였던 약 20V 정도의 고전압을 그대로 사용해야 한다. Biasing 조건으로는 셀들을 지우기 위하여 target string들이 포함되어 있는 Well에 20V를 인가하면, bit line에는 문턱 전압만큼 차감된 전압이 인가된다. Target block의 해당 word line의 모든 트랜지스터의 gate에 0V를 가하면, Floating Gate 내의 전자는 20V의 전압차로 인하여 기판의.. 2022. 10. 3. 이전 1 다음
